Дифференциальный усилительный каскад также называют параллельно-балансным каскадом. Рассмотрим каскад на транзисторах n-p-n, который выполнен по схеме сбалансированного моста (рис.6.5.). Плечами моста являются сопротивления RK1 и RK2, транзисторы VT1 и VT2. Выходное напряжение снимается по диагонали моста (между коллекторами транзисторов или с коллекторов). На транзисторе VT3 собрана схема источника стабильности тока IЭ, который определяет сумму эмиттерных токов IЭ1 и IЭ2 транзисторов VT1 и VT2. В схему источника стабильного тока входят резисторы R1, R2, R3 и источник питания ЕК2. Транзистор VT4 находится в диодном включении и выполняет функцию термостабилизирующего элемента (для повышения стабильности тока IЭ в зависимости от изменения температуры). Найдем напряжение между точками 1–2 схемы:
U1–2 = I1×R2 + UБЭ4 = UБЭ3 + IЭ×R3, (6.3.)
если пренебречь током IБ3, который существенно меньше IЭ, и принять IЭ = IК3 » IЭ3. Если IБ3 << I1, то ЕК2 = I1×(R1 + R2) + UБЭ4, тогда выражение для тока I1:
.
Из уравнения (6.3.) находим:
(6.4.)
Дальнейшее рассмотрение дифференциального каскада проведем на примере схемы рис.6.6., где источник стабильного тока на транзисторе VT3 заменен источником тока IЭ.
Питание каскада производится от источников питания ЕК1 и ЕК2. Ввиду последовательного соединения этих источников (рис.6.7.) суммарное напряжение питания схемы ЕК = ЕК1 + ЕК2. С помощью напряжения питания ЕК2 снижают потенциал эмиттеров транзисторов VT1 и VT2 относительно общей точки схемы. Это позволяет подавать сигналы на входы усилителя без введения дополнительных компенсирующих напряжений. Входное напряжение можно подавать несколькими способами:
1. Непосредственная подача напряжения на каждый вход (рис.6.6.).
2. Дифференциальный способ подачи входного сигнала (схемы на рис.6.8.). Входной сигнал подается на базу одного из транзисторов или между обеими базами. Входы UВХ1 и UВХ2 при схемах соединения как на рис.6.8. называют дифференциальными.
Для дифференциального каскада характерна высокая стабильность, т.к. транзисторы VT1 и VT2 стремятся делать одинаковыми по характеристикам и параметрам. Тогда при изменении температуры токи коллекторов изменяются на одну и туже величину (DIK1 = DIK2), следовательно, и напряжения коллекторов изменяются на одну величину (DUK1 = DUK2). Поэтому дрейф выходного напряжения каскада отсутствует (DUВЫХ. ДР. = 0). Однако в реальных условиях будет дрейф левого усилительного канала на транзисторе VT1 и дрейф правого усилительного канала на транзисторе VT2. Результирующий дрейф будет определяться разностью дрейфов каждого из этих каналов (DUВЫХ. ДР. = DUK1 – DUK2). Однако этот дрейф значительно меньше, чем в предыдущих схемах.
Рассмотрим дифференциальный каскад при UВХ1 = UВХ2 = 0 (рис.6.9.).
Ток эмиттера делится поровну между двумя транзисторами:
IЭ1 = IЭ2 = IЭ /2. (6.5.)
Токи эмиттеров определяются базовыми токами покоя:
(6.6.)
Входной ток смещения IВХ. СМ. течет в отсутствии входного сигнала. Равенству эмиттерных токов транзисторов соответствует равенство их коллекторных токов и напряжений на коллекторах:
, (6.7.)
где b1 = b2 = b;
, (6.8.)
где RК1 = RК2 = RК. Состояние дифференциального каскада при нулевых входных сигналах называют состоянием покоя или режимом баланса каскада. Потенциальная диаграмма для режима баланса представлена на рис.6.10.
Рассмотрим работу схемы при наличии входного сигнала еГ при подаче его на вход транзистора VT1 (рис.6.11.). Под действием еГ появится входной ток, который увеличивает ток базы транзистора VT1 и уменьшает ток базы транзистора VT2. Поэтому токи IЭ1 и IК1 возрастают на DIЭ1 и DIК1 соответственно, а токи IЭ2 и IК2 уменьшаются на DIЭ2 и DIК2 соответственно. Но ,т.к. сумма токов IЭ1 + IЭ2 = IЭ остается неизменной, то DIЭ1 = DIЭ2, поэтому DIК1 = DIК2 и потенциалы коллекторов изменяются на одну и туже величину DUК1 = DUК2. Напряжение UК1 = ЕК1 – IК1×RК1 уменьшается на DUК1, а напряжение UК2 = ЕК2 – IК2×RК2 увеличивается на DUК2. Таким образом, для рассматриваемого способа передачи входного сигнала выход каскада со стороны коллектора транзистора VT1 является инвертирующим, а со стороны коллектора транзистора VT2 - неинвертирующим. Потенциальная диаграмма рассматриваемого режима представлена на рис.6.12.
Определим коэффициенты усиления по напряжению дифференциального каскада. Входной ток каскада при одинаковых параметрах обоих транзисторов
, (6.9.)
где rВХ - входное сопротивление транзистора. Входной ток создает приращение коллекторных токов ± DIK1, 2 = ±b×IВХ и напряжений на коллекторах
± DUK1, 2 = ± DIK1, 2×RK = ±b×IВХ×RK. (6.10.)
Из (6.9.) и (6.10.) определяем коэффициенты усиления по напряжению каскада
. (6.11.)
Если RГ = 0, то (6.11.) примет вид
. (6.12.)
Т.к. приращение выходного напряжения DUВЫХ = DUK1 – DUK2 = 2×DUK , то коэффициент усиления каскада по дифференциальному выходу (дифференциальный коэффициент усиления) находят из соотношения
. (6.13.)
Дифференциальное входное напряжение при сигналах UВХ1 и UВХ2 неодинаковой полярности будет равно UВХ = UВХ1 + UВХ2, а дифференциальное выходное напряжение UВЫХ = КUД ×(UВХ1 + UВХ2).
При подключении входных напряжений одинаковой полярности (синфазных сигналов) выходное напряжение
UВЫХ = КUД ×(UВХ1 – UВХ2). (6.14.)
Если UВХ1 > UВХ2, то входную цепь можно представить как на рис.6.13. Напряжение UВХ1 можно представить как синфазное напряжение ЕСИНФ, приложенное одновременно к обоим входам, а разность еГ = UВХ1 – UВХ2 - как дифференциальное входное напряжение между входами. Если еГ = 0 (т.е. сигналы одинаковы по величине), то к обеим базам прикладывается ЕСИНФ. Напряжение на коллекторе транзистора VT3 возрастает (рис.6.5.), что вызывает некоторое увеличение тока IЭ. Это обусловливает положительные приращения токов эмиттера и коллектора транзисторов VT1 и VT2 и уменьшение UБАЛ на DUБАЛ. Приращение DUБАЛ появляется на выходах UВЫХ1 и UВЫХ2 как величина синфазной ошибки при усилении. Синфазную ошибку усиления оценивают коэффициентом синфазной передачи каскада
, (6.15.)
который обычно много меньше единицы. Коэффициент ослабления синфазного сигнала (КОСС)
. (6.16.)
Величина КОСС обычно составляет –20¸–60дБ. КООС показывает, насколько влияние дифференциального входного сигнала больше синфазного напряжения.
При интегральном исполнении дифференциальных усилительных каскадов в качестве динамических нагрузок часто используют транзисторы. Подобные схемы позволяют обеспечить значения коэффициента усиления КUД значительно большие, чем в схемах с реактивными нагрузками. Пример построения такой схемы на транзисторах p-n-p представлен на рис.6.14. Транзисторы VT3 и VT4 выполняют функцию динамических нагрузок каскада, при этом транзистор VT3 находится в диодном включении. Ток IК1 транзистора VT1, протекающий также через транзистор VT3, создает напряжение UБЭ3, определяющее входное напряжение UБЭ4. Если транзисторы VT3 и VT4 близки по параметрам, то ток IК4 будет близок к IК1 (это явление получило название токового зеркала).
Если еГ = 0, то схема находится в режиме покоя (баланса). Токи IЭ1 = IЭ2 = IЭ , IК1 = IК2 = IК4 » IЭ /2. Ток IК4 протекает через транзистор VT2, ток IН = 0, поэтому UВЫХ = 0.
Пусть источник входного сигнала имеет полярность как на рис.6.14. входной ток IВХ увеличивает ток IБ1 и уменьшает ток IБ2. Это изменение базовых токов вызывает изменение коллекторных токов:
, (6.17.)
, (6.18.)
. (6.19.)
При этом ток нагрузки
, (6.20.)
поэтому напряжение на выходе
. (6.21.)
Коэффициент усиления каскада по напряжению
. (6.22.)
Для увеличения входного напряжения дифференциального каскада нужно работать при малых токах, поэтому входное сопротивление нужно иметь как можно большим. Существенное повышение входного сопротивления дает выполнение дифференциального каскада на полевых транзисторах (рис.6.15.). данная схема применяется также с динамическими нагрузками.
